PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-085614

(43)Date of publication of application: 30.03.2001

(51)Int.CI.

H01L 27/00 G06F 17/50

H01L 21/82 H01L 21/768

(21)Application number : 11-257979

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

10.09.1999

(72)Inventor: MAENO MUNEAKI

KIMURA KENJI


SEI TOSHIKAZU

(54) SEMICONDUCTOR DEVICE, DESIGNING METHOD THEREOF AND COMPUTER-READABLE RECORDING MEDIUM HAVING STORED DESIGNING PROGRAMS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a high integration degree with a small number of poor contacts of metal wirings with via contacts and a designing method thereof.

SOLUTION: The device has via contacts 1, 2 and main wirings 3–6 connected to the via contacts and the ends. It has coverage wirings 7–10 having a line width not wider than that of the main wirings and the wirings 7–10 follow the ends of the main wirings 3–6 and expand from the via contacts 1–2 in only a parallel direction to the wiring direction of the main wirings 3–6. Owing to the coverage wirings 7–10 having a line width not wider than that of the main wirings, rounding the ends of the main wirings 3–6 can be suppressed, the line width broadening of the main wirings 3–6 around the via contacts 1–2 can be suppressed and hence other main wirings or other via contacts may be disposed on designed grids or grid points adjacent the via contacts 1–2, without violating design rules.



LEGAL STATUS

[Date of request for examination]

27.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-85614 (P2001-85614A)

(43)公開日 平成13年3月30日(2001.3.30)


(51) Int.CL?		識別記号	FΙ			テーマコート*(参考)	
H01L	27/00		H01L 2	27/00		5B046	
G06F	17/50		G06F 1	15/60	658	J 5F033	
H01L	21/82		H01L 2	21/82		C 5F064	
	21/768		2	21/90		В	
			審査請求	未請求	請求項の数 6	OL (全 14 頁)	
(21)出願番号		特願平11-257979	(71)出顧人	000003078			
				株式会社	土東芝		
(22)出顧日		平成11年9月10日(1999.9.10)		神奈川県	具川崎市幸区堀	川町72番地	
			(72)発明者	前野 另	料 昭		
				神奈川県	【川崎市幸区小	向東芝町1番地 株	
				式会社類	芝マイクロエ	レクトロニクスセン	
				夕一内			
			(72)発明者	林村	建次		
						向東芝町1番地 株	
					だマイクロエ	レクトロニクスセン	
			() 45 4	夕一内			
			(74)代理人				
				并埋士	三好 秀和	(外7名)	
						最終頁に続く	

(54) 【発明の名称】 半導体装置、その散計方法、及びその散計プログラムを格納したコンピュータ読み取り可能な記録媒体

(57)【要約】

【課題】 金属配線とヴィアコンタクトの接触不良が少なく、且つ、集積度の高い半導体装置及びその設計方法を提供する。

【解決手段】 ヴィアコンタクト(1、2)と、終端においてヴィアコンタクトに接続する主配線(3~6)とを有する半導体装置において、主配線の配線方向に対して平行な方向にのみ主配線の終端に続けてヴィアコンタクトから張り出して配置された、線幅が主配線と同じあるいは主配線より狭いカバレッジ配線(7~10)を有している。線幅が主配線と同じあるいは狭いカバレッジ配線を設けることで、主配線の終端において丸めの発生を抑えることができる。また、ヴィアコンタクト周辺において主配線の線幅の広がりを抑えることができるため、ヴィアコンタクトに隣接する設計グリッドあるいはグリッド点上に、他の主配線あるいは他のヴィアコンタクトをデザインルールに違反することなく、配置することができる。



【特許請求の範囲】

【請求項1】 ヴィアコンタクトと、終端において前記 ヴィアコンタクトに接続する主配線とを有する半導体装 置において、

前記主配線の配線方向に対して平行な方向にのみ該主配 線の終端に続けて前記ヴィアコンタクトから張り出して 配置された、線幅が該主配線と同じあるいは該主配線よ り狭いカバレッジ配線をさらに有することを特徴とする 半導体装置。

ヴィアコンタクトに接続する主配線とを有する半導体装 置において、

前記主配線の配線方向に対して垂直な方向にのみ該主配 線の終端に続けて前記ヴィアコンタクトから張り出して 配置された、線幅が該主配線と同じあるいは該主配線よ り狭いカバレッジ配線をさらに有することを特徴とする 半導体装置。

【請求項3】 自動配置ツールを用いて、機能ブロック あるいは素子をチップ上に配置するステップと、

自動配線ツールを用いて、N+1配線層とN配線層の主 20 カバレッジ領域と、 配線と、該N+1配線層と該N配線層間を電気的に接続 するN層ヴィアコンタクトを配置して、前記機能ブロッ クあるいは素子間を接続する金属配線を形成するステッ プとを有するX層配線構造からなる半導体装置の設計方 法において、

前記N層ヴィアコンタクトは、

前記N層ヴィアコンタクトの上及び前記N+1配線層の 配線方向に対して0度方向及び180度方向にのみ該N 層ヴィアコンタクトから張り出して配置された、線幅が 前記主配線と同じあるいは該主配線よりも狭いN+1層 30 カバレッジ領域と、

前記N層ヴィアコンタクト下及び前記N配線層の配線方 向に対して0度方向及び180度方向にのみ該N層ヴィ アコンタクトから張り出して配置された、線幅が前記主 配線と同じあるいは該主配線よりも狭いN層カバレッジ 領域とを含むことを特徴とする半導体装置の設計方法。

【請求項4】 自動配置ツールを用いて、機能ブロック あるいは素子をチップ上に配置するステップと、

自動配線ツールを用いて、N+1配線層とN配線層の主 配線と、該N+1配線層と該N配線層間を電気的に接続 40 層カバレッジ領域と、 するN層ヴィアコンタクトを配置して、前記機能ブロッ クあるいは素子間を接続する金属配線を形成するステッ ブとを有するX層配線構造からなる半導体装置の設計方 法において

前記N層ヴィアコンタクトは、

前記N層ヴィアコンタクトの上及び前記N+1配線層の 配線方向に対して90度方向及び270度方向にのみ該 N層ヴィアコンタクトから張り出して配置された、線幅 が前記主配線と同じあるいは該主配線よりも狭いN+1 層カバレッジ領域と、

前記N層ヴィアコンタクト下及び前記N配線層の配線方 向に対して90度方向及び270度方向にのみ該N層ヴ ィアコンタクトから張り出して配置された、線幅が前記 主配線と同じあるいは該主配線よりも狭いN層カバレッ ジ領域とを含むことを特徴とする半導体装置の設計方

【請求項5】 自動配置ツールを用いて、機能ブロック あるいは素子をチップ上に配置するステップと、

自動配線ツールを用いて、N+1配線層とN配線層の主 【請求項2】 ヴィアコンタクトと、終端において前記 10 配線と、該N+1配線層と該N配線層間を電気的に接続 するN層ヴィアコンタクトを配置して、前記機能ブロッ クあるいは素子間を接続する金属配線を形成するステッ プとを有するX層配線構造からなる半導体装置の設計プ ログラムにおいて、

前記N層ヴィアコンタクトは、

前記N層ヴィアコンタクトの上及び前記N+1配線層の 配線方向に対して0度方向及び180度方向にのみ該N 層ヴィアコンタクトから張り出して配置された、線幅が 前記主配線と同じあるいは該主配線よりも狭いN+1層

前記N層ヴィアコンタクト下及び前記N配線層の配線方 向に対して0度方向及び180度方向にのみ該N層ヴィ アコンタクトから張り出して配置された、線幅が前記主 配線と同じあるいは該主配線よりも狭いN層カバレッジ 領域とを含むことを特徴とする半導体装置の設計プログ ラムを格納したコンピュータ読み取り可能な記録媒体。 【請求項6】 自動配置ツールを用いて、機能ブロック あるいは素子をチップ上に配置するステップと、

自動配線ツールを用いて、N+1配線層とN配線層の主 配線と、該N+1配線層と該N配線層間を電気的に接続 するN層ヴィアコンタクトを配置して、前記機能ブロッ クあるいは素子間を接続する金属配線を形成するステッ プとを有するX層配線構造からなる半導体装置の設計プ ログラムにおいて、

前記N層ヴィアコンタクトは、

前記N層ヴィアコンタクトの上及び前記N+1配線層の 配線方向に対して90度方向及び270度方向にのみ該 N層ヴィアコンタクトから張り出して配置された、線幅 が前記主配線と同じあるいは該主配線よりも狭いN+1

前記N層ヴィアコンタクト下及び前記N配線層の配線方 向に対して90度方向及び270度方向にのみ該N層ヴ ィアコンタクトから張り出して配置された、線幅が前記 主配線と同じあるいは該主配線よりも狭いN層カバレッ ジ領域とを含むことを特徴とする半導体装置の設計プロ グラムを格納したコンピュータ読み取り可能な記録媒

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置、その設

計方法、及びその設計プログラムを格納したコンピュー タ読み取り可能な記録媒体に係わり、特に、多層配線構 造を有する半導体装置に関わる。さらに特に、配線層間 を接続するヴィアコンタクトにカバレッジ配線を含ませ ることにより、金属配線の微細化及び集積度の向上を図 った半導体装置の設計方法に関する。

[0002]

【従来の技術】近年、半導体集積回路において、微細加 工技術は急速に進歩しており、半導体集積回路のパター ン寸法が縮小されている。しかし、このパターン寸法の 10 縮小により、パターン形状に現れる弊害要素が顕在化す るようになってきている。

【0003】例えば、金属配線の微細化においては、マ スクの精度を上げたとしても、リソグラフィ工程におい て、光近接効果により金属配線の終端で丸めが生じる。 との丸めが生じた金属配線の終端において異なる配線層 とヴィアコンタクトを介して接続する場合、ヴィアコン タクトとの接続面積が減ってしまうか、無くなってしま うために、金属配線とヴィアコンタクトとの接触抵抗が 増大するか、信号線となる金属配線のオープン不良の可 20 体装置及びその設計方法を提供することである。 能性が出てくる。

【0004】図11は、従来技術に係わる金属配線の設 計バターンを示す平面図である。上層の金属配線(5 3、54) の終端でヴィアコンタクト(51、52) を 介して下層の金属配線(55、56)と接続されてい る。図12は、図1の設計図に従って製造された金属配 線を示す平面図である。図13は、図12の設計グリッ ドV2に沿った断面図である。設計グリッドは、各層の 金属配線同士が隣り合うことのできる最小の間隔を示 す。図12に示すように、金属配線(53、54)の製 30 造工程(リソグラフィ工程)において、金属配線(5 3、54)の終端で丸めが生じてしまう。そして図13 に示すように、矢印に示す方向に金属配線(53、5 4) の終端が移動していき、ヴィアコンタクト(51、 52)との接続面積が減少していく。図13中における 点線は設計図面上での配線の終端を示している。

【0005】そとで一般に、金属配線とヴィアコンタク トとの接続面積を増やすために、OPC (Optical Prox imity Correction) と呼ばれる、マスク描画データの作 いられる。その一つの方法としてヴィアコンタクトに対 して全方向に金属配線のカバレッジを増やす補助バター ンを付与する方法がある。図14は、ヴィアコンタクト に対して金属配線のカバレッジを全方向に入れた補正パ ターン(58、59)を付与した設計パターンを示す。 図3に示す設計パターンに従って金属配線を形成すると とで、金属配線の終端の丸めが解消され、ヴィアコンタ クトとの接続面積を増やすことができる。

【発明が解決しようとする課題】しかし、図14に示す 50 の形状であっても構わない。

補正パターン(58、59)を付与する方法では、ヴィ アコンタクト(51、52)があるところの金属配線の 幅が、ヴィアコンタクト(51、52)がないところに 比して広くなる。したがって、図14に示すように、ヴ

ィアコンタクト(51、52)を設計グリッドH2を空 けて配置する必要が生じる。また、ヴィアコンタクト

(51、52) に隣接する設計グリッド上に他の金属配 線及び他のヴィアコンタクトを配置することもできなく なる。もしくは、設計グリッドの間隔を補正パターン

(58、59)の分だけ広げることで上記問題点は解決 する。しかし、いづれにしても補正パターン(58、5 9) により金属配線の集積度は落ちてしまう。

【0007】また、補正パターンを付与することで、設 計パターンのデータ量が増加するため、マスク描画デー タの作製で時間がかかり、半導体集積回路の開発期間の 短縮に大きな障害となっている。

【0008】本発明は上記問題点を解決するために成さ れたものであり、本発明の目的は、金属配線とヴィアコ ンタクトの接触不良が少なく、且つ、集積度の高い半導

【0009】本発明の他の目的は、開発期間を短くした 半導体装置及びその設計方法を提供することである。 [0010]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の特徴は、ヴィアコンタクトと、終端 においてヴィアコンタクトに接続する主配線とを有する 半導体装置において、主配線の配線方向に対して平行な 方向にのみ主配線の終端に続けてヴィアコンタクトから 張り出して配置された、線幅が主配線と同じあるいは主 配線より狭いカバレッジ配線をさらに有する半導体装置 であることである。

【0011】ここで、「ヴィアコンタクト」は、半導体 装置の多層配線構造において、上下に隣接する金属配線 層間を電気的に接続するために層間膜中に形成された導 体ブラグである。ヴィアコンタクトの平面形状は問わな い。方形状、円形状あるいはその他の平面形状であって も構わない。また、「主配線」は、半導体装置において チップ上の機能ブロックあるいは素子間を電気的に接続 し、信号の伝達のために機能する金属配線である。さら 成段階でデータ補正を金属配線の終端に入れる方法が用 40 に、「カバレッジ配線」は、「主配線」の終端に続けて 配置されているので主配線に電気的に接続されている が、信号伝達の機能は有していない金属配線である。カ バレッジ配線は、構成材料、製造方法、及び製造工程が 主配線と同じであることが望ましい。カバレッジ配線 は、ヴィアコンタクトの周辺のうち、主配線の配線方向 に平行な方向にのみ配置されており、従来のようにヴィ アコンタクト周辺全体にわたってカバレッジされた補正 バターンとは異なるものである。また、カバレッジ配線 の平面形状は問わない。方形状、円形状あるいはその他

【0012】本発明の第1の特徴によれば、主配線の配 線方向に対して平行な方向にのみ配線の終端に続けて配 置された、線幅が主配線と同じあるいは狭いカバレッジ 配線を設けることで、金属配線の終端において丸めが発 生しても、その丸めはカバレッジ配線で発生し、主配線 の終端においては発生を抑えることができるため、ヴィ アコンタクトと主配線との接触不良あるいはオープン不 良を防ぐことができる。また、ヴィアコンタクト周辺に おいて主配線の線幅の広がりを抑えることができるた め、ヴィアコンタクトに隣接する設計グリッドあるいは 10 グリッド点上に、他の主配線あるいは他のヴィアコンタ クトをデザインルールに違反することなく、配置するこ とができる。したがって、金属配線及びヴィアコンタク トを髙密度に配置することができ、集積度の高い金属配 線のレイアウトを行うことができる。

【0013】本発明の第2の特徴は、ヴィアコンタクト と、終端においてヴィアコンタクトに接続する主配線と を有する半導体装置において、主配線の配線方向に対し て垂直な方向にのみ主配線の終端に続けてヴィアコンタ クトから張り出して配置された、線幅が主配線と同じあ 20 るいは主配線より狭いカバレッジ配線をさらに有する半 導体装置であるととである。

【0014】本発明の第2の特徴によれば、主配線の配 線方向に対して垂直な方向にのみ配線の終端に続けて配 置された、線幅が主配線と同じあるいは狭いカバレッジ 配線を設けることで、金属配線の終端において丸めが発 生しても、その丸めはカバレッジ配線で発生し、主配線 の終端においては発生を抑えることができるため、ヴィ アコンタクトと主配線との接触不良あるいはオープン不 良を防ぐことができる。

【0015】本発明の第3の特徴は、自動配置ツールを 用いて、機能ブロックあるいは素子をチップ上に配置す るステップと、自動配線ツールを用いて、N+1配線層 とN配線層の主配線と、N+1配線層とN配線層間を電 気的に接続するN層ヴィアコンタクトを配置して、機能 ブロックあるいは素子間を接続する金属配線を形成する ステップとを有するX層配線構造からなる半導体装置の 設計方法において、N層ヴィアコンタクトは、N層ヴィ アコンタクトの上及びN+1配線層の配線方向に対して 0度方向及び180度方向にのみN層ヴィアコンタクト から張り出して配置された、線幅が主配線と同じあるい は主配線よりも狭いN+1層カバレッジ領域と、N層ヴ ィアコンタクト下及びN配線層の配線方向に対して0度 方向及び180度方向にのみN層ヴィアコンタクトから 張り出して配置された、線幅が主配線と同じあるいは主 配線よりも狭いN層カバレッジ領域とを含む半導体装置 の設計方法であることである。

【0016】ととで、「N」は、X層多層配線構造を有 する半導体装置において、0≤N≤X-1の条件を満た

層は基板を示し、N+1配線層は第1の配線層を示す。 【0017】本発明の第3の特徴によれば、主配線の配 線方向に対して0度及び180度方向にのみ配線の終端 に続けて配置された、線幅が主配線と同じあるいは狭い カバレッジ領域をヴィアコンタクトに含ませることで、 自動配線ツールにより形成された金属配線において、主 配線が終端においてヴィアコンタクトと接続する場合 に、金属配線の終端において丸めが発生しても、その丸 めはカバレッジ配線で発生し、主配線の終端においては 発生を抑えることができる。したがって、ヴィアコンタ クトと主配線との接触不良あるいはオープン不良を防ぐ ことができる。また、ヴィアコンタクト周辺において主 配線の線幅の広がりを抑えることができるため、ヴィア コンタクトに隣接する設計グリッドあるいはグリッド点 上に、他の主配線あるいは他のヴィアコンタクトをデザ インルールに違反することなく、配置することができ る。したがって、金属配線及びヴィアコンタクトを高密 度に配置することができ、集積度の高い金属配線のレイ アウトを行うことができる。また、金属配線のレイアウ ト作業において、自動配線ツールにかけるヴィアコンタ クトの情報に、カバレッジ領域を予め含ませることによ り、マスク描画データの作成時にカバレッジ領域を補正 バターンとして主配線に付与することがないので、設計 パターンのデータ量が増加することなく、マスク描画デ ータの作製で時間を短縮し、半導体装置の開発期間を短 縮することができる。

【0018】本発明の第4の特徴は、自動配置ツールを 用いて、機能ブロックあるいは素子をチップ上に配置す るステップと、自動配線ツールを用いて、N+1配線層 30 とN配線層の主配線と、N+1配線層とN配線層間を電 気的に接続するN層ヴィアコンタクトを配置して、機能 ブロックあるいは素子間を接続する金属配線を形成する ステップとを有するX層配線構造からなる半導体装置の 設計方法において、N層ヴィアコンタクトは、N層ヴィ アコンタクトの上及びN+1配線層の配線方向に対して 90度方向及び270度方向にのみN層ヴィアコンタク トから張り出して配置された、線幅が主配線と同じある いは主配線よりも狭いN+1層カバレッジ領域と、N層 ヴィアコンタクト下及びN配線層の配線方向に対して9 0度方向及び270度方向にのみN層ヴィアコンタクト から張り出して配置された、線幅が主配線と同じあるい は主配線よりも狭いN層カバレッジ領域とを含む半導体 装置の設計方法であることである。

【0019】本発明の第4の特徴によれば、主配線の配 線方向に対して90度及び270度方向にのみ配線の終 端に続けて配置された、線幅が主配線と同じあるいは狭 いカバレッジ領域をヴィアコンタクトに含ませること で、自動配線ツールにより形成された金属配線におい

て、主配線が終端においてヴィアコンタクトと接続する す任意の自然数である。ただし、N=0の場合、N配線 50 場合に、金属配線の終端において丸めが発生しても、そ

の丸めはカバレッジ配線で発生し、主配線の終端におい ては発生を抑えることができる。したがって、ヴィアコ ンタクトと主配線との接触不良あるいはオープン不良を 防ぐことができる。また、金属配線のレイアウト作業に おいて、自動配線ツールにかけるヴィアコンタクトの情 報に、カバレッジ領域を予め含ませることにより、マス ク描画データの作成時にカバレッジ領域を補正パターン として主配線に付与することがないので、設計パターン のデータ量が増加することなく、マスク描画データの作 製で時間を短縮し、半導体装置の開発期間を短縮すると 10 とができる。

【0020】本発明の第5の特徴は、自動配置ツールを 用いて、機能ブロックあるいは素子をチップ上に配置す るステップと、自動配線ツールを用いて、N+1配線層 とN配線層の主配線と、N+1配線層とN配線層間を電 気的に接続するN層ヴィアコンタクトを配置して、機能 ブロックあるいは素子間を接続する金属配線を形成する ステップとを有するX層配線構造からなる半導体装置の 設計プログラムにおいて、N層ヴィアコンタクトは、N 対して0度方向及び180度方向にのみN層ヴィアコン タクトから張り出して配置された、線幅が主配線と同じ あるいは主配線よりも狭いN+1層カバレッジ領域と、 N層ヴィアコンタクト下及びN配線層の配線方向に対し て0度方向及び180度方向にのみN層ヴィアコンタク トから張り出して配置された、線幅が主配線と同じある いは主配線よりも狭いN層カバレッジ領域とを含む半導 体装置の設計プログラムを格納したコンピュータ読み取 り可能な記録媒体であることである。

【0021】本発明の第6の特徴は、自動配置ツールを 30 用いて、機能ブロックあるいは素子をチップ上に配置す るステップと、自動配線ツールを用いて、N+1配線層 とN配線層の主配線と、N+1配線層とN配線層間を電 気的に接続するN層ヴィアコンタクトを配置して、機能 ブロックあるいは素子間を接続する金属配線を形成する ステップとを有するX層配線構造からなる半導体装置の 設計プログラムにおいて、N層ヴィアコンタクトは、N 層ヴィアコンタクトの上及びN+1配線層の配線方向に 対して90度方向及び270度方向にのみN層ヴィアコ ンタクトから張り出して配置された、線幅が主配線と同 じあるいは主配線よりも狭いN+1層カバレッジ領域 と、N層ヴィアコンタクト下及びN配線層の配線方向に 対して90度方向及び270度方向にのみN層ヴィアコ ンタクトから張り出して配置された、線幅が主配線と同 じあるいは主配線よりも狭いN層カバレッジ領域とを含 む半導体装置の設計プログラムを格納したコンピュータ 読み取り可能な記録媒体であることである。

[0022]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について説明する。図面の記載において従来技 50 て、Nは、X層多層配線構造を有する半導体装置におい

術と類似な部分には類似な符号を付している。図1は、 本発明の第1の実施の形態に係わる半導体装置の金属配 線を示す。

【0023】(第1の実施の形態)図1に示すように、 本発明の第1の実施の形態に係わる半導体装置は、ヴィ アコンタクト(1、2)と、終端においてヴィアコンタ クト(1、2)に接続する主配線(3~6)とを有する 半導体装置において、主配線(3~6)の配線方向に対 して平行な方向にのみ主配線(3~6)の終端に続けて ヴィアコンタクト(1、2)から張り出して配置され た、線幅が主配線(3~6)と同じあるいは主配線(3 ~6)より狭いカバレッジ配線(7~10)を有してい

【0024】ヴィアコンタクト(1、2)は、半導体装 置の多層配線構造において、上下に隣接する金属配線層 間を電気的に接続するために層間膜中に形成された導体 プラグである。図1に示すように、第1の実施の形態に おいてヴィアコンタクトは、第1のヴィアコンタクト1 と、第2のヴィアコンタクト2からなる。第1及び第2 層ヴィアコンタクトの上及びN+1配線層の配線方向に 20 のヴィアコンタクト(1、2)は、設計グリッド上に配 置されている。設計グリッドは、各層の金属配線同士が 隣り合うととのできる最小の間隔を示し、図1では、垂 直方向の設計グリッド (V1~V4) 及び水平方向の設 計グリッド(H1~H4)が格子状に配列されている。 垂直方向の設計グリッドと水平方向の設計グリッドの交 差する点をグリッド点と定義すると、第1のヴィアコン タクト1は、グリッド点 (V2-H3) の上に配置さ れ、第2のヴィアコンタクト2は、グリッド点(V2-H1)の上に配置されている。また、第1の実施の形態 においては、第1及び第2のヴィアコンタクトの口径が 主配線(3~6)の線幅と同じである場合について述べ るが、本発明はヴィアコンタクトの口径が、主配線の線 幅よりも狭い場合についても適用可能である。さらに図 面中では、簡略的に方形状の平面形状で記載されている が、円形あるいはその他の平面形状であっても構わな

> 【0025】主配線(3~6)は、半導体装置において チップ上の機能ブロックあるいは素子間を電気的に接続 し、信号の伝達のために機能する金属配線である。図1 40 に示すように、第1の実施の形態において主配線(3~ 6) は、第1のN層ヴィアコンタクト1にN+1配線層 において接続する第1のN+1層主配線3と、N配線層 において接続する第1のN層主配線5と、第2のN層ヴ ィアコンタクト2にN+1配線層において接続する第2 のN+1層主配線4と、N配線層において接続する第2 のN層主配線6とからなる。絵ての主配線(3~6)は 終端においてN層ヴィアコンタクト(1、2)に接続さ れている。また、総ての主配線(3~6)は設計グリッ ド上に配置されている。なお、第1の実施の形態におい

て、 $0 \le N \le X - 1$ の条件を満たす任意の自然数であ る。ただし、N = 0 の場合、N 配線層は基板を示し、N+1配線層は第1の配線層を示す。また、N配線層とN +1配線層を接続するヴィアコンタクトをN層ヴィアコ ンタクト(1、2)と定義する。

【0026】カパレッジ配線(7~10)は、金属配線 の終端に丸めが生じても、その丸めがカバレッジ配線内 のみで生じさせるための金属配線である。主配線 (3~ 6) の終端に続けて配置されているため、主配線(3~ 6) に電気的に接続されているが、信号伝達の機能は有 10 していない。また、カバレッジ配線(7~10)は、構 成材料、製造方法、及び製造工程が主配線 (3~6) と 同じであることが望ましい。カバレッジ配線(7~1 0) は、ヴィアコンタクト(1、2) の周辺のうち、主 配線(3~6)の配線方向に平行な方向にのみ配置され ており、従来のようにヴィアコンタクト周辺全体にわた ってカバレッジする補正パターンとは異なるものであ る。また、図1においてカバレッジ配線(7~10)の 平面形状を方形状に記載しているが、との形状に限られ るわけではない。円形あるいはその他の形状であっても 20 ことなく、チップ上にコンパクトに配置する。この時、

【0027】また、カバレッジ配線(7~10)は、図 1に示すように、第1の実施の形態において、第1のN +1層主配線3の終端に続けて配置された第1のN+1 層カバレッジ配線8と、第2のN+1層主配線4の終端 に続けて配置された第2のN+1層カバレッジ配線10 と、第1のN層主配線5の終端に続けて配置された第1 のN層カバレッジ配線7と、第2のN層主配線6の終端 に続けて接続された第2のN層カバレッジ配線9とから なる。図1においては、N層ヴィアコンタクト(1、 2) に接続する主配線 (3~6) の終端を総てN層ヴィ アコンタクト(1、2)上に配置したが、本発明は、総 ての主配線の終端がN層ヴィアコンタクト(1、2)上 に配置される場合に限定されるわけではない。図1中の 4つの主配線(3~6)には、主配線の途中にヴィアコ ンタクトが形成されているものも含まれていても構わな い。途中にヴィアコンタクトが形成されている主配線に はカバレッジ配線は配置されない。

【0028】図2は、図1の設計グリッドV2に沿った 断面図である。図2に示すように、第1のN層ヴィアコ ンタクト1の上に、第1のN+1層主配線3の終端が配 置され、第1のN層ヴィアコンタクト1の下に、第1の N層主配線5が配置されている。同様に、第2のN層ヴ ィアコンタクト2の上に、第2のN+1層主配線4の終 端が配置され、第2のN層ヴィアコンタクト2の下に、 第2のN層主配線6が配置されている。図2は、N+1 配線層の配線方向に沿った切断面であるため、第1のN +1層主配線3の終端に続けて第1のN+1層カバレッ ジ配線8が第1のN層ヴィアコンタクト1から張り出し て配置されている。同様に、第2のN+1層主配線4の 50 て0度方向及び180度方向にのみN層ヴィアコンタク

終端に続けて第2のN+1層カバレッジ配線10が第2 のN層ヴィアコンタクト2から張り出して配置されてい る。

【0029】図3 (a)は、図1の設計グリッドH3に 沿った断面図である。また、図3(b)は、図2のH1 グリッドに沿った断面図である。図3(a)及び図3

(b) はN配線層の配線方向に沿った断面であるため、 第1のN層ヴィアコンタクト1の下に配置された第1の N層主配線5の終端に続けて第1のN層カバレッジ配線 7が第1のN層ヴィアコンタクト1から張り出して配置 されている。また、第2のN層ヴィアコンタクト2の下 に配置された第2のN層主配線6の終端に続けて第2の N層カバレッジ配線9が第2のN層ヴィアコンタクト2 から張り出して配置されている。

【0030】次に、上記の半導体装置の設計方法につい て説明する。

【0031】(1)まず、ステップS1において、通常 のLSIの自動配置ツールを用いて、LSIを構成する 機能ブロックあるいは素子をデザインルールに違反する 各機能ブロックなどを電気的に接続する金属配線を配置 するための所定の配線スペースが各機能ブロックなどの 間に確保されている。

【0032】(2)次に、ステップS2において、通常 の自動配線ツールを用いて、所定の配線スペース上に、 N+1配線層及びN配線層の主配線及びN+1配線層と N配線層間を電気的に接続するN層ヴィアコンタクトを 配置して、各機能ブロックなどを接続する金属配線、ま た入力信号及び出力信号を入出力バッドに送るための配 30 線パターンを形成する。

【0033】ととで、通常のLSIの金属配線は、予め 配線方向が各配線層どとに垂直方向あるいは水平方向の いずれかに決まって配線される。つまり、配線層が決ま ればその配線層に形成される金属配線の配線方向は自動 的に決まることになる。したがって、自動配線ツールを 用いて配置するN層ヴィアコンタクトは、N+1配線層 とN配線層間を接続するヴィアコンタクトであるため、 接続される主配線の配線方向も自動的に決まる。そこ で、ステップS2において、N層ヴィアコンタクトに、 40 接続されるN配線層及びN+1配線層の主配線の配線方 向に平行な方向にカバレッジ領域を予め含ませておくこ とにより、図1に示したようなカバレッジ配線を含んだ 金属配線を自動配線ツールにより作成することができ

【0034】図4は、本発明に係わる半導体装置の設計 方法により作成された金属配線の平面バターンを示す。 図4に示すように、N+1配線層とN配線層間を接続す るN層ヴィアコンタクト(1、2)は、N層ヴィアコン タクト(1、2)上及びN+1配線層の配線方向に対し

ト(1、2)から張り出して配置された、線幅が主配線 (3、4)と同じあるいは主配線(3、4)よりも狭い N+1層カバレッジ領域(12、14)と、N層ヴィア コンタクト(1、2)下及びN配線層の配線方向に対し て0度方向及び180度方向にのみN層ヴィアコンタク ト(1、2)から張り出して配置された、線幅が主配線 (5、6)と同じあるいは主配線(3、4)よりも狭い N層カバレッジ領域(11、13)を含んでいる。

【0035】第1の実施の形態においては、N層ヴィア コンタクトは、第1のN層ヴィアコンタクト1と、第2 10 のN層ヴィアコンタクト2とからなる。第1のN層ヴィ アコンタクト1の上には、第1のN+1層カバレッジ領 域12がN+1配線層の配線方向に張り出して配置さ れ、第1のN層ヴィアコンタクト1の下には、第1のN 層カバレッジ領域11がN配線層の配線方向に張り出し て配置されている。同様に、第2のN層ヴィアコンタク ト2の上には、第2のN+1層カバレッジ領域14がN +1配線層の配線方向に張り出して配置され、第2のN 層ヴィアコンタクト2の下には、第2のN層カバレッジ いる。また、第1のN+1層主配線3及び第1のN層主 配線5がその終端において第1のN層ヴィアコンタクト 1にそれぞれ接続しており、第2のN+1層主配線4及 び第2のN層主配線6がその終端において第2のN層ヴ ィアコンタクト2にそれぞれ接続している。

【0036】図5は図4の設計グリッドV2に沿った断 面図である。図5に示すように、第1のN層ヴィアコン タクト1の上に第1のN+1層カバレッジ領域12が配 置され、第1のN層ヴィアコンタクト1の下に第1のN 層カバレッジ領域11が配置されている。同様に、第2 のN層ヴィアコンタクト2の上に第2のN+1層カバレ ッジ領域14が配置され、第2のN層ヴィアコンタクト 2の下に第2のN層カバレッジ領域13が配置されてい る。N+1配線層の配線方向の沿った断面図である図5 においては、第1及び第2のN+1層カバレッジ領域 (12、14)が第1及び第2のN層ヴィアコンタクト (1,2)の両側に張り出して形成されているが、第1 及び第2のN層カバレッジ領域(11、13)は張り出 して形成れていない。また、第1のN+1層カバレッジ 領域12の右側の張り出した部分は第1のN+1層主配 40 線3と重なり、第2のN+1層カバレッジ領域14の左 側の張り出した部分は第2のN+1層主配線4と重なっ ている。したがって、N+1配線層の配線構造は、結果 的に図2に示したものと同じになる。

【0037】図6(a)は、図4の設計グリッドH3に 沿った断面図である。また、図6(b)は、図4のH1 グリッドに沿った断面図である。図6(a)に示すよう に、第1のN層ヴィアコンタクト1の下に第1のN層カ バレッジ領域11が配置され、第1のN層ヴィアコンタ クト1の上に第1のN+1層カバレッジ領域12が配置 50 【0041】また、N+1層カバレッジ配線(8、1

されている。また、図6(b) に示すように、第2のN 層ヴィアコンタクト2の下に第2のN層カバレッジ領域 13が配置され、第2のN層ヴィアコンタクト2の上に 第2のN+1層カバレッジ領域14が配置されている。 図6(a)及び図6(b)は、N配線層の配線方向に沿 った断面図であるため、第1及び第2のN層カバレッジ 領域(11、13)は第1及び第2のN層ヴィアコンタ クトの両側に張り出して形成されているが、第1の及び 第2のN+1層カバレッジ領域(12、14)は張り出 して形成されていない。また、第1のN層カバレッジ領 域11の左側の張り出した部分は第1のN層主配線と重 なり、第2のN層カバレッジ領域13の右側の張り出し た部分は第2のN層主配線6と重なっている。したがっ て、N配線層の配線構造は、結果的に図3 (a) 及び図 3 (b) に示したものと同じになる。

【0038】との半導体装置の設計方法を実行するため のプログラムは、コンピュータ読み取り可能な記録媒体 に保存しておいてもよい。この記録媒体をコンピュータ システムによって読み込ませ、とのプログラムを実行し 領域13がN配線層の配線方向に張り出して配置されて 20 て、第1の実施の形態に係わる半導体装置の設計方法を 実現することもできる。ここで、記録媒体とは、例えば 半導体メモリ、磁気ディスク、光ディスク、光磁気ディ スク、磁気テープなどのプログラムを記録することが可 能な種々の媒体である。

> 【0039】図7は、これらの記録媒体に記録されたプ ログラムを読み取り、そとに記述された手順に従って、 一連の設計方法を実現するコンピュータシステム80の 概観を示す鳥瞰図である。 コンピュータシステム80の 本体前面には、フロッピーディスクドライブ81、およ 30 びCD-ROMドライブ82が設けられており、磁気デ ィスクとしてのフロッピーディスク83、または光ディ スクとしてのCD-ROM84を各ドライブ入り口から 挿入し、所定の読み出し操作を行うことにより、これら の記録媒体に格納されたプログラムをシステム内にイン ストールすることができる。また、所定のドライブ装置 87を接続することにより、例えばゲームパックなどに 使用されている半導体メモリとしてのROM85や、磁 気テープとしてのカセットテープ86を用いることもで

【0040】第1の実施の形態によれば、N+1層及び N層カバレッジ配線(7~10)あるいはN+1層及び N層カバレッジ領域(11~14)がそれぞれN+1層 主配線(3、4)及びN層主配線(5、6)の終端に続 いて配置され、N層ヴィアコンタクト(1、2)よりも 張り出して形成されているため、金属配線の終端に丸め が生じてもN+1層及びN層カバレッジ領域(11~1 4) で丸めが生じるため、N+1層主配線(3,4)及 びN層主配線(5、6)の終端で発生する丸めを抑える **ととができる。**

0) あるいはN+1層カバレッジ領域(12、14) は、設計グリッドH2側に向かってN層ヴィアコンタク ト(1、2)より張り出して形成されているため、第1 のN層主配線5と第2のN層主配線6は、設計グリッド H2を空けて、設計グリッドH1及び設計グリッドH3 の上にそれぞれ配置する必要がある。しかし、第1及び 第2のN層主配線(5、6)の線幅は第1及び第2のN 層ヴィアコンタクト(1、2)上においても広がりがな いため、このグリッドH2には他のN層主配線を通すと 主配線を通すことができる。

【0042】さらに、第1及び第2のN+1層主配線 (3、4)の線幅は第1及び第2のN層ヴィアコンタク ト(1、2)上においても広がりがないため、第1及び 第2のN+1層主配線(3、4)が配置された設計グリ ッドV2に隣接する設計グリッド(V1、V3)に、他 のN+1層主配線を通すことができる。

【0043】さらに、カバレッジ配線(7~10)ある いはカバレッジ領域(11、14)がN層ヴィアコンタ クトから張り出して配置されているので、3つのグリッ ド点 (V1-H1、V2-H2、V3-H3) に他のN 層ヴィアコンタクトを配置することができない。しか し、ヴィアコンタクトのカバレッジは配線方向のみであ るため、N層ヴィアコンタクト(1、2)が配置された グリッド点 (V2-H1、V2-H3) の斜め隣りのグ リッド点 (V1-H2、V3-H2、V1-H4、V3 -H4) に他のヴィアコンタクトを配置することができ る。

【0044】このように、主配線の配線方向に対して平 行な方向にのみ配線の終端に続けて配置された、線幅が 30 主配線と同じあるいは狭いカバレッジ配線を設けること で、金属配線の終端において丸めが発生しても、その丸 めはカバレッジ配線で発生し、主配線の終端においては 発生を抑えることができるため、ヴィアコンタクトと主 配線との接触不良あるいはオープン不良を防ぐことがで きる。また、ヴィアコンタクト周辺において主配線の線 幅の広がりを抑えることができるため、ヴィアコンタク トに隣接する設計グリッドあるいはグリッド点上に、他 の主配線あるいは他のヴィアコンタクトをデザインルー ルに違反することなく、配置することができる。したが 40 って、金属配線及びヴィアコンタクトを高密度に配置す ることができ、集積度の高い金属配線のレイアウトを行 うことができる。また、金属配線のレイアウト作業にお いて、自動配線ツールにかけるヴィアコンタクトの情報 に、カバレッジ領域を予め含ませることにより、マスク 描画データ作成時にカバレッジ領域を補正パターンとし て主配線に付与することがないので、設計パターンのデ ータ量が増加することなく、マスク描画データの作製で 時間を短縮し、半導体装置の開発期間を短縮することが できる。

【0045】(第2の実施の形態)本発明の第1の実施 に形態においては、カバレッジ配線あるいはカバレッジ 領域は主配線の配線方向に対して平行な方向にのみ配置 した場合について述べたが、主配線の配線方向に対して 垂直な方向にのみカバレッジを配置しても構わない。図 8は本発明の第2の実施の形態に係わる半導体装置の金 属配線を示す平面図である。

14

【0046】図8に示すように、本発明の第2の実施の 形態に係わる半導体装置は、ヴィアコンタクト(1、 とができる。同様に設計グリッドH4にも、他の第N層 10 2)と、終端においてヴィアコンタクト(1、2)に接 続する主配線(3~6)とを有する半導体装置におい て、主配線(3~6)の配線方向に対して垂直な方向に のみ主配線(3~6)の終端に続けてヴィアコンタクト (1、2)から張り出して配置された、線幅が主配線 (3~6)と同じあるいは主配線(3~6)より狭いカ バレッジ配線(15~18)を有している。

> 【0047】第2の実施の形態において、ヴィアコンタ クト(1、2)は、第1のN層ヴィアコンタクト1及び 第2のN層ヴィアコンタクト2とからなり、主配線(3 20 ~6)は、第1及び第2のN+1層主配線(3、4)及 び第1及び第2のN層主配線(5、6)とからなる。ヴ ィアコンタクト(1、2)及び主配線(3~6) につい ては第1の実施の形態と同じものを用いているため、説 明を省略する。

【0048】また、カバレッジ配線(15~18)は、 第1のN+1層主配線3の終端に続けて配置された第1 のN+1層カバレッジ配線16と、第2のN+1層主配 線4の終端に続けて配置された第2のN+1層カバレッ ジ配線18と、第1のN層主配線5の終端に続けて配置 された第1のN層カバレッジ配線15と、第2のN層主 配線6の終端に続けて接続された第2のN層カバレッジ 配線17とからなる。図8においては、N層ヴィアコン タクト (1、2) に接続する主配線 (3~6) の終端を 総てN層ヴィアコンタクト(1、2)上に配置したが、 本発明は、総ての主配線の終端がN層ヴィアコンタクト (1、2)上に配置される場合に限定されるわけではな い。図8中の4つの主配線(3~6)には、主配線の途 中にヴィアコンタクトが形成されているものも含まれて いても構わない。主配線(3~6)の途中でヴィアコン タクト(1、2)が形成されている場合に、主配線(3 ~6)の配線方向に垂直な方向にヴィアコンタクト

(1、2)から張り出してカバレッジ配線(15~1 8)を形成しても構わない。また、図8においてカバレ ッジ配線(15~18)の平面形状を方形状に記載して いるが、この形状に限られるわけではない。円形あるい はその他の形状であっても構わない。

【0049】図9は、図8の設計グリッドV2に沿った 断面図である。図9に示すように、第1のN層ヴィアコ ンタクト1の上に、第1のN+1層主配線3の終端が配 50 置され、第1のN層ヴィアコンタクト1の下に、第1の

N層主配線5が配置されている。同様に、第2のN層ヴ ィアコンタクト2の上に、第2のN+1層主配線4の終 端が配置され、第2のN層ヴィアコンタクト2の下に、 第2のN層主配線6が配置されている。設計グリッドV 2は、N配線層の配線方向に対して垂直な方向の設計グ リッドであり、同時にN層主配線(5、6)の終端が配 置されたヴィアコンタクト(1、2)上の設計グリッド である。したがって、第1のN層主配線5の終端に続け て第1のN層カパレッジ配線15が第1のN層ヴィアコ 2のN層主配線6の終端に続けて第2のN層カバレッジ 配線17が第2のN層ヴィアコンタクト2から張り出し て配置されている。

15

【0050】図10(a)は、図8の設計グリッドH3 に沿った断面図である。また、図10(b)は、図8の 設計グリッドH1に沿った断面図である。設計グリッド H1は、N+1配線層の配線方向に対して垂直な方向の 設計グリッドであり、同時に第1のN+1層主配線3の 終端が配置された第1のN層ヴィアコンタクト1上の設 計グリッドである。したがって、第1のN+1層主配線 20 め、N+1層主配線(3、4)及びN層主配線(5、 3の終端に続けて第1のN+1層カバレッジ配線16が 第1のN層ヴィアコンタクト1から張り出して配置され ている。同様に、設計グリッドH1は、N+1配線層の 配線方向に対して垂直な方向の設計グリッドであり、同 時に第2の第1のN+1層主配線4の終端が配置された 第2のN層ヴィアコンタクト2上の設計グリッドであ る。したがって、第2のN+1層主配線4の終端に続け て第2のN+1層カバレッジ配線18が第2のN層ヴィ アコンタクト2から張り出して配置されている。

【0051】また、第2の実施の形態においても、第1 30 期間を短縮することができる。 の実施の形態と同様に、N層ヴィアコンタクト(1、 2)の情報に、接続される金属配線の配線方向に垂直な 方向にカバレッジ領域を予め含ませておくことにより、 図8に示したようなカバレッジ配線(15~18)を含 んだ金属配線を有する半導体装置を自動配線ツールによ り設計することができる。つまり、図8に示すように、 第2の実施の形態に係わる半導体装置の設計方法におい て、N+1配線層とN配線層間を接続するN層ヴィアコ ンタクト(1、2)は、N層ヴィアコンタクト(1、 2) 上及びN+1配線層の配線方向に対して90度方向 40 ることができる。 及び270度方向にのみN層ヴィアコンタクト(1.

2)から張り出して配置された、線幅が主配線(3、 4) と同じあるいは主配線(3、4) よりも狭いN+1 層カバレッジ領域(16、18)と、N層ヴィアコンタ クト(1、2)下及びN配線層の配線方向に対して90 度方向及び270度方向にのみ N層ヴィアコンタクト (1、2)から張り出して配置された、線幅が主配線

(5、6)と同じあるいは主配線(3、4)よりも狭い N層カバレッジ領域(15、17)を含んでいる。とと で、第2の実施の形態においては、カバレッジ領域とは 50 の設計方法を示す平面図である。

カバレッジ配線と同義である。

【0052】また、第2の実施の形態に係わる半導体装 置の設計方法を実行するためのプログラムは、第1の実 施の形態と同様に、コンピュータ読み取り可能な記録媒 体に保存しておいてもよい。この記録媒体をコンピュー タシステムによって読み込ませ、このプログラムを実行 して、第2の実施の形態に係わる半導体装置の設計方法 を実現することができる。また、これらの記録媒体に記 録されたプログラムを読み取り、そこに記述された手順 ンタクト1から張り出して配置されている。同様に、第 10 に従って、一連の設計方法を実現するコンピュータシス テムについても、図7に示したものを使用することがで きる。

> 【0053】第2の実施の形態によれば、第1の実施の 形態と同様に、N+1層及びN層カバレッジ配線(15 18)がそれぞれN+1層主配線(3、4)及びN層 主配線(5、6)の終端に続いて配置され、N層ヴィア コンタクト(1、2)よりも張り出して形成されている ため、金属配線の終端に丸めが生じても、N+1層及び N層カバレッジ領域(15~18)で丸めが生じるた

6)の終端で発生する丸めを抑えることができる。した がって、ヴィアコンタクトと主配線との接触不良あるい はオープン不良を抑えることができる。また、金属配線 のレイアウト作業において、自動配線ツールにかけるヴ ィアコンタクトの情報に、カバレッジ領域を予め含ませ ることにより、マスク描画データ作成時にカバレッジ領 域を補正パターンとして主配線に付与することがないの で、設計パターンのデータ量が増加することなく、マス ク描画データの作製で時間を短縮し、半導体装置の開発

[0054]

【発明の効果】以上説明したように本発明によれば、金 属配線とヴィアコンタクトの接触不良が少なく、且つ、 集積度の高い半導体装置、その設計方法、及びその設計 プログラムを格納したコンピュータ読み取り可能な記録 媒体を提供することができる。

【0055】また本発明によれば、開発期間を短くした 半導体装置、その設計方法、及びその設計プログラムを 格納したコンピュータ読み取り可能な記録媒体を提供す

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係わる半導体装置 の金属配線を示す平面図である。

【図2】図1の設計グリッドV2に沿った断面図であ

【図3】図3(a)は、図1の設計グリッドH3に沿っ た断面図であり、図3(b)は、図1の設計グリッドH 1に沿った断面図である。

【図4】本発明の第1の実施の形態に係わる半導体装置

17

【図5】図4の設計グリッドV2に沿った断面図であ

【図6】図6(a)は、図4の設計グリッドH3に沿っ た断面図であり、図6(b)は、図4の設計グリッドH 1に沿った断面図である。

【図7】本発明の第1の実施の形態に係わる半導体装置 の設計方法を実現するコンピュータシステムの概観を示 す鳥瞰図である。

【図8】本発明の第2の実施の形態に係わる半導体装置 の金属配線を示す平面図である。

【図9】図8の設計グリッドV2に沿った断面図であ る。

【図10】図10(a)は、図8の設計グリッドH3に 沿った断面図であり、図10(b)は、図8の設計グリ ッドH1に沿った断面図である。

【図11】従来技術に係わる金属配線の設計バターンを 示す平面図である。

【図12】図11に従って製造された金属配線パターン を示す平面図である。

N配線層の配線方向


*【図13】図12の設計グリッドV2に沿った断面図で ある。


【図14】ヴィアコンタクト周辺全体にカバレッジが形 成された金属配線を示す平面図である。


【符号の説明】


- 1 第1のN層ヴィアコンタクト
- 2 第2のN層ヴィアコンタクト
- 3 第1のN+1層主配線
- 4 第2のN+1層主配線
- 10 5 第1のN層主配線
 - 6 第2のN層主配線
 - 7、15 第1のN層カバレッジ配線
 - 8、16 第1のN+1層カバレッジ配線
 - 9、17 第2のN層カバレッジ配線
 - 10、18 第2のN+1層カバレッジ配線
 - 11 第1のN層カバレッジ領域
 - 12 第1のN+1層カバレッジ領域
 - 13 第2のN層カバレッジ領域
 - 14 第2のN+1層カバレッジ領域


【図1】 H4 ·3 第10N+1層主配線 -1 第1のN層ピアコンタクト 7 第10N層カバレッジ配線 - H3 5 第1のN層主配線 8 第1のN+1層カバレッジ配線 10 第2のN+1層カバレッジ配線 9 第2のN層カバレッジ配線 2 第2のN層ピアコンタクト N±1 配線層の配線方向 **V4** 4 第2のN+1層主配線 6 第2のN層主配線

















フロントページの続き

(72)発明者 清 俊和

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン ター内 F ターム(参考) 58046 AA08 BA06 CA04 DA02 FA12 5F033 MM21 UU04 XX09 5F064 EE02 EE08 EE20 EE26 EE27 HH06